FPGA mit VHDL
Beispiel: einfache Logikschaltung
Es soll eine einfacheLogischaltung in VHDL für ein FPGA entwickelt werden.
Als Entwicklungsumgebung nutze ich dafür die von der ALTERA Corporation, da ich die komplette Umgebung durch meine Partnerschaft im Altera Consultants Alliance Program (ACAP) als VHDL-FPGA-Designer lizensiert habe.
Ich hätte dafür auch die Entwicklungsumgebung von XILINX verwenden können. Beide kann man kostenlos als sogenannte Web-Edition downloaden.
Die Logikschaltung soll 5 Eingänge haben und einen Ausgang. Reset und Clock werden dafür nicht benötigt.
Die 5 Eingänge sollen über "NAND", "NOR" und "Not EXOR" miteinander verknüpft werden.
Schaltbild
Diese Schaltung möchte ich gerne in VHDL umsetzen:
Ich verwende Zwischenergebnisse (hier die Signale AB, CD und AD) wo immer es geht, um im Falle eines Fehlers die Schaltung besser im Simulator analysieren zu können.
im 2. Teil Instanziierung weiterlesen.
