Sprungnavigation:

zum Inhalt

FPGA mit VHDL

VHDL-Datei-Header für Simulations-Dateien (Testbench)

Die Dokumentation gerade bei VHDL-Projekten ist sehr wichtig.
Eine VHDL-Datei ist letztendlich wie eine Quelldatei für Programmiersprachen zu sehen.
Die eigene Lesbarkeit nach einer Projektwiederaufnahme, die Nutzbarkeit für andere Entwickler und die Wiederverwendbarkeit in anderen Projekten sind eigentlich die wichtigsten Randbedingungen für einen sehr guten Quelltext.
Damit einher geht, dass ein Quelltext schnell und einfach zu erfassen sein muss.
Schon im Dateikopf muss erkenntlich sein, um welches Projekt und um welche Funktion es sich hierbei handelt.
Ebenfalls sollte neben der Urheberschaft auch eine Revisionsliste angelegt werden. Dies ist dahin gehend hilfreich, dass ersichtlich wird, welche Änderungen vorgenommen wurden und von wem.

 

Beispiel eines Datei-Headers für Simulations-Dateien (Testbench)

Den nachfolgenden Vorschlag können Sie mit der Maus markieren und in Ihr Dokument einfügen.

Die komplette Vorlage für VHDL-Testbench-Quelltexte kann auch downgeloaded werden.


-- *************************************************
--                             = ==
--                           * | | /*
--     **      -------      *  | |/  *
--    *  *====|       |====|   | |    |
--     **      -------      *  | |\  *
--                           * | | \*
--             ELEKTRONIK      = ==
--             ENTWICKLER
--             AACHEN
--
-- Adresse:
-- F.Juergen Gensicke, Dipl.-Ing. (FH)
-- Kirberichshofer Weg 31, D-52066 Aachen
--
-- Tel.:  +49 / 241 / 47580488
-- Mobil: +49 / 173 / 2931531
-- *************************************************
-- Entwickelt fuer:
--
-- Firmennamen
--
-- Adresse:
-- Firma
-- Ansprechpartner
-- Strasse, D-PLZ Ort
--
-- Tel.:  +49 / Vorwahl / Anschluss
-- Mobil: +49 / Vorwahl / Anschluss
-- E-Mail: E-Mail-Adresse
-- *************************************************
-- Datei: Dateinamen_tb.vhd
-- Autor: F.Juergen Gensicke
-- Datum: 23.01.2011
-- *************************************************
-- Beschreibung der Testbench:
--
--
-- Revisionen:
-- =============================
-- Aenderung am DATUM Version X:
-- Autor: F.Juergen Gensicke
-- Was?:
-- Text mit Aenderungsbeschreibung
-- *************************************************
-- Libraries:
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
use IEEE.std_logic_unsigned.all;
-- *************************************************
 
Qualitätsmanagement-Stempel von YASKO
Qualitätsmanagement nach
DIN EN ISO 9001:2015
Logo des FED
Mitglied im Fachverband für
Elektronik-Design e.V. (FED)