Sprungnavigation:

zum Inhalt

PLD

Vorwort

Da in den letzten Jahren die Schaltungen immer komplexer geworden sind, mußten die Hersteller von Integrieren Schaltungen (IC) reagieren.
Der Markt forderte Bausteine, die sich der Anwendung nach anpassen liessen. Von "Logik-Gräbern", in konventioneller Technik aufgebaut, wollte man weg, und die IC´s sollten höher integriert werden.
So Erfand die Firma Monolotics Memories die PAL-Bausteine. PAL waren Anwender-Programmierbare Logik Arrays (Programmable Array Logic).
Diese waren zum größten Teil nach aussen Pin-Kompatibel. Im Inneren konnte dagegen ein Kunde die Verdrahtung über Fuses (Sicherungen = hier elektrische Verbindungen) seine Logik selbst festlegen.
Der Vorteil war damals, das man nun seine Schaltung höher Integrieren konnte, der Nachteil war allerdings, dass man etwa 20-Bausteine benötigte, um alle Funktionen bereitzuhalten.

 

Diesen Nachteil machte sich dann die Firma Lattice zum Vorteil, indem sie alle Funktionen der PALs in ein zum PAL-Pin-Kompatiblen GAL steckte. GAL´s (Generic Array Logic) hatten den Vorteil, das sie nicht nur Pin-Kompatibel waren, sondern die Anzahl verschiedener IC´s auf zwei Reduzierten.
So starben die PAL kurze Zeit später aus. Auch bei den GAL gabe es Nachteile. Die Kundschaft wollte eine noch höhere Integration der Logik. Lattice reagiert auch darauf und erhöhte die Packungsdichte.
Parallel dazu kammen andere Hersteller auf dem Markt, wie zum Beispiel XILINX, ALTERA, Lattice, AMD, Philips, u.a.
Manche hatten Erfolg, manche stellten die Produktion wieder ein.
Heute unterscheidet man zwei Gruppen von programmierbaren Logik-Bausteinen:

die PLD´s und die FPGA´s.

Die PLD´s arbeiten nach dem Prinzip der Cell-Orientierten Programmierung.
Die FPGA´s nach dem Prinzip der Logik-Orientierten Programmierung.
Beide haben am Markt Ihr Standbein gefunden und auch eine Berechtigung, da sie jeweils Vor- und Nachteile haben.

Die vorliegende Anleitung soll an einem GAL20V8 Beispielhaft zeigen, wie ein PLD programmiert und getestet werden kann.

 
Qualitätsmanagement-Stempel von YASKO
Qualitätsmanagement nach
DIN EN ISO 9001:2015
Logo des FED
Mitglied im Fachverband für
Elektronik-Design e.V. (FED)