Sprungnavigation:

zum Inhalt

FPGA mit VHDL

Simulationsergebnis zum Prozessor mit RAM im FPGA

Simuliert man nun nach der Compilation aller Dateien die board.vhd-Datei und ordnet die Signal schön im Simulator an, so erhält man genau das gewünschte Ergebnis:

Simulationsergebins für den RAM-Zugriff im FPGA vom Prozessor
auf das Bild klicken zum Zoomen.

 

Zuerst werden nacheinander die ersten Register des RAMs mit frei gewählten Werten beschrieben und im zweiten Teil die Werte ungeordnet wieder ausgelesen.

Alle Informationen und Dateien zu diesem Beispiel

 
Qualitätsmanagement-Stempel von YASKO
Qualitätsmanagement nach
DIN EN ISO 9001:2015
Logo des FED
Mitglied im Fachverband für
Elektronik-Design e.V. (FED)