Sie sind hier: Elektronikentwickler-Aachen.de - FPGA mit VHDL - Beispiel: Prozessor mit RAM im FPGA und Text IO für Datei-Datentransfer, Teil 3
FPGA mit VHDL
Simulationsergebnis zum Prozessor mit RAM im FPGA und Text IO
Simuliert man nun nach der Compilation aller Dateien die board.vhd-Datei und ordnet die Signal schön im Simulator an, so erhält man genau das gewünschte Ergebnis:
auf das Bild klicken zum Zoomen.
Im ersten Markierungsbereich wird das RAM vom Prozessor aus beschrieben und im zweiten Markierungsbereich ausgelesen und gleichzeitig in die Datei daten-aus-ram.txt geschrieben.
Im Simulator habe ich das Signal "data" auf "analog" gestellt (rechte Maustaste auf dem Signal und Radix auswählen), so kann ich direkt das Signal ansehen und interpretieren.
Alle Informationen und Dateien zu diesem Beispiel
- VHDL-Quelltext des Clockgenerators
- VHDL-Quelltext des Resetgenerators
- VHDL-Quelltext des Prozessors
- VHDL-Quelltext des FPGAs mit RAM-Block
- VHDL-Quelltext des RAM-Blocks
- VHDL-Quelltext des Boards
- Datendatei für das RAM
- Beispiel in VHDL für einen Prozessor mit RAM im FPGA und Text IO, Teil 1
- Beispiel in VHDL für einen Prozessor mit RAM im FPGA und Text IO, Teil 2
- Beispiel in VHDL für einen Prozessor mit RAM im FPGA und Text IO, Teil 3
