Sprungnavigation:

zum Inhalt

Designflow in der Elektronikentwicklung

Leiterplatten-Entflechtung

Layout-Programm starten und Leiterplattenumrandung erstellen.
Gibt es keine Vorgaben (z.B. Eurokarte), dann ist erst einmal großzügig die Umrandung setzen und zum Schluß den Rand anpassen.
Als Plazierungsunterstützung bieten CAD-Programm die Möglichkeit an, die Umrandung auf einer Board-Ebene zur Abgrenzung von Bauteilen zum Rand zu zeichnen. Die ist eine gute Hilfestellung, die genutzt werden soll.

Weitere Informationen zur Umrandung von Leiterplatten

Netzliste importieren.

Auf Import-Errors achten (der Footprint könnte falsch im Schematik beschrieben oder im Layout nicht vorhanden sein).
Wenn hier Fehler auftreten, ist entweder im Schaltplan ein Fehler unentdeckt geblieben, oder das Bauteil existiert in der Layout-Bibliothek noch nicht.
Ist der Fehler eine Ursache im Schaltplan, so müssen die nachfolgenden Schritte an der Fehlerstelle nochmals ausgeführt werden.
Der Bibliotheks-Fehler kann sofort, durch Anlegen des Bauteils, behoben werden.

Component-Placing erstellen.

Hier legt der Entwickler die Kosten des Designs und die Güte der EMV fest! Hinweise der Website beachten.
Können Component-Parts der besseren Routebarkeit getauscht werden?
Wenn ja, dann müssen diese im Schaltplan geändert werden.
Dabei ist zu bedenken, dass nachfolgende Schritte an der Änderungsstelle nochmals ausgeführt werden.

Placing von Bauteilen

Routing durchführen.

Dabei in Baugruppen denken!
Sich immer wieder folgende Fragen stellen:
Führt die Leiterbahn größere Ströme?
Muss ich mit Überkopplung rechnen?
Ist die Masseanbindung breit genug?

Verlegung von Leiterbahnen

Plazieren von Beschriftungen, Firmen-Logo, PCB-Seite, etc

Plazierung von Texten

Design-Rule-Check durchführen.

Ergibt der Design-Rule-Check keine Fehler, so kann das Ergebnis ausgedruckt und abgeheftet werden.
Fehler müssen entsprechend der Fehlermeldung behoben werden.

Layout-Programm auf Single-Layer-Mode einstellen und jedes Layer auf Optik einzeln checken.
Fehler oder besser Unschönheiten treten auf, wenn Leiterbahnen mehrmals umgeroutet werden und benachbarte Leiterbahnen dann nicht nochmals auf eine bessere Verlegung hin überprüft wurden.

Layout-Checkliste durchgehen.

Wenn hier Mängel auftraten, so sind diese zu beheben und an der Fehlerstelle alle nachfolgenden Punkte nochmals zu bearbeiten.

Hier gehts zur Layout-Checkliste

Alle Layer über die Print/Prevue-Funktion ausdrucken und in Hängeregister ablegen:

TOP-OVER
BOTTOM-OVER
TOP-LAYER
BOTTOM-LAYER
etc.

 
Qualitätsmanagement-Stempel von YASKO
Qualitätsmanagement nach
DIN EN ISO 9001:2015
Logo des FED
Mitglied im Fachverband für
Elektronik-Design e.V. (FED)